J. Kohlenberg, M. Becker Etude préliminaire pour le reséquencement du Commutateur de Clos Un algorithme de reséquencement est étudié pour un commutateur de Clos. Le trafic d'une entrée va vers une seule sortie du com­ mutateur. Pour le reséquencement, des files d'attente à capacité finie sont mises à chaque sortie du commutateur. Le fonction­ nement du reséquenceur dépend de 2 paramètres. Le processus du trafic en entrée du commutateur est Bernoulli ou "bursty geomet­ ric". La probabilité de perte et le délai dans le reséquenceur seront étudiés en fonction du type de trafic et des paramètres du reséquenceur. A resequencing algorithm for an ATM switch based on a three stage Clos interconnection network is studied. The traffic from one input link is sent to one output link. For resequencing, fi­ nite capacity buffers are used on each output queue. Two parame­ ters are necessary to describe the resequencer running. Cell ar­ rival process on the input links of the switch are Bernoulli or "bursty geometric". The aim of this paper is to study cell loss probability and cell delay in the resequencing buffer as a func­ tion of the kind of traffic on input links and of the two parame­ ters of the resequencer.